三维封装方法

摘要

本发明提供了一种三维封装方法，包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层，所述轻掺杂层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层；在轻掺杂层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于，通过采用具有轻掺杂层和重掺杂层的半导体衬底，可以在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。

主权项

一种三维封装方法，其特征在于，包括如下步骤： 提供半导体衬底和支撑衬底，所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层，所述轻掺杂层中包含至少一半导体器件； 在半导体衬底和/或支撑衬底的表面形成绝缘层； 以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起； 采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层； 在轻掺杂层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘； 采用导电填充物填平所述贯孔。