发明名称 |
具有张应力增加的绝缘膜的半导体器件及其制造方法 |
摘要 |
本发明的实施方式涉及一种具有张应力增加的绝缘膜的半导体器件及其制造方法。在半导体衬底之上形成氮化硅膜以便覆盖n沟道MISFET。氮化硅膜是可以由第一、第二和第三氮化硅膜制成的层叠膜。第一和第二氮化硅膜的总膜厚度小于在第一侧壁间隔体与第二侧壁间隔体之间的间距的一半。在沉积之后,第一和第二氮化硅膜受到处理以具有增加的张应力。第一、第二和第三氮化硅膜的总膜厚度不少于在第一与第二侧壁间隔体之间的间距的一半。第三氮化硅膜未受到增加张应力的处理或者可以受到更少数量的这样的处理。 |
申请公布号 |
CN102637739A |
申请公布日期 |
2012.08.15 |
申请号 |
CN201210028649.5 |
申请日期 |
2012.02.07 |
申请人 |
瑞萨电子株式会社 |
发明人 |
村田龙纪;小出优树 |
分类号 |
H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华 |
主权项 |
一种半导体器件,包括:半导体衬底;第一栅极电极和第二栅极电极,各自形成于所述半导体衬底的主表面之上并且彼此相邻;第一侧壁间隔体,形成于所述第一栅极电极的与所述第二栅极电极相对的第一侧壁之上;第二侧壁间隔体,形成于所述第二栅极电极的与所述第一栅极电极相对的第二侧壁之上;包括硅和氮的第一绝缘膜,形成于所述半导体衬底的所述主表面之上以便覆盖所述第一栅极电极和所述第二栅极电极以及所述第一侧壁间隔体和所述第二侧壁间隔体;包括硅和氮的第二绝缘膜,形成于所述第一绝缘膜之上以便覆盖所述第一栅极电极和所述第二栅极电极以及所述第一侧壁间隔体和所述第二侧壁间隔体;以及基于氧化硅的第三绝缘膜,形成于所述第二绝缘膜之上以便覆盖所述第一栅极电极和所述第二栅极电极以及所述第一侧壁间隔体和所述第二侧壁间隔体,其中,当在所述第一侧壁间隔体与所述第二侧壁间隔体之间的间距为L0、所述第一绝缘膜的膜厚度为T1、在所述第一侧壁间隔体的侧表面之上的所述第一绝缘膜与所述第二侧壁间隔体的侧表面之上的所述第一绝缘膜之间的间距为L1并且所述第二绝缘膜的膜厚度为T2时,满足L0/2>T1并且L1/2≤T2,以及其中所述第一绝缘膜的氢含量低于所述第二绝缘膜的氢含量。 |
地址 |
日本神奈川县 |