多摩川编码器的曼彻斯特编码的解码电路

摘要

本发明公开一种多摩川编码器的曼彻斯特编码的解码电路，其采用可编程逻辑器件实现多摩川编码器的曼彻斯特编码的解码电路，可编程逻辑器件中至少包括同步头检测单元、使能信号产生单元、曼彻斯特码解码单元、同步时钟提取单元、串并转换单元、CRC校验单元、数据寄存器组单元和并行接口单元。本发明可以替代已有的专用转换芯片，采用可编程逻辑器件实现对多摩川编码器的曼彻斯特编码的解码、串并转换、CRC校验和数据分离等处理，具有设计灵活，可靠性高，实用性强等特点。该电路可运用于通讯技术、信号处理、伺服控制等领域，实现对多摩川编码器信号的检测与处理，具有很好的实际应用价值。

主权项

多摩川编码器的曼彻斯特编码的解码电路，其特征在于：采用可编程逻辑器件实现多摩川编码器的曼彻斯特编码的解码电路，所述可编程逻辑器件中至少包括同步头检测单元、使能信号产生单元、曼彻斯特码解码单元、同步时钟提取单元、串并转换单元、CRC校验单元、数据寄存器组单元和并行接口单元；所述同步头检测单元的输出端分别与使能信号产生单元和曼彻斯特码解码单元的输入端连接，所述使能信号产生单元的输出端分别与曼彻斯特码解码单元、同步时钟提取单元、串并转换单元和CRC校验单元的输入端连接，所述曼彻斯特码解码单元和同步时钟提取单元的输出端分别与串并转换单元的输入端连接，所述串并转换单元的输出端分别与CRC校验单元和数据寄存器组单元的输入端连接，所述CRC校验单元的输出端与数据寄存器组单元的输入端连接，所述数据寄存器组单元的输出端与并行接口单元的输入端连接。