半导体非易失性存储器

摘要

本发明的目的在于提供一种半导体非易失性存储器，其能够避免错误的数据写入。针对各个存储单元内的成为第1逻辑电平的数据写入对象的存储单元，向其源极区域施加高电压的源极电压，并且向其漏极区域施加低电压，由此在该存储单元内流过写入电流。另一方面，针对成为第2逻辑电平的数据写入对象的存储单元，向源极区域施加高电压的源极电压，并且向漏极区域施加比电源电压高的写入禁止电压，由此禁止写入电流向该存储单元内流入。

主权项

一种非易失性半导体存储器，其具备各自由MOSFET结构构成的多个存储单元，和选择性地驱动上述存储单元的驱动器，该非易失性半导体存储器的特征在于，上述驱动器具有：第1驱动部，其根据用于向成为写入对象的存储单元写入数据的写入指令，基于电源电压而向上述存储单元内的至少各个写入对象存储单元的源极区域施加比该电源电压高的源极电压；第2驱动部，其根据上述写入指令，向各个上述写入对象存储单元中的成为第1逻辑电平的数据写入对象的写入对象存储单元的漏极区域施加规定的低电压，由此使写入电流流向该写入对象存储单元内，另一方面，向成为与上述第1逻辑电平不同的第2逻辑电平的数据写入对象的写入对象存储单元的漏极区域，施加比上述电源电压高的电压来作为写入禁止电压，由此禁止上述写入电流流入到该写入对象存储单元内。