| 摘要 |
<p>Die Erfindung betrifft ein Halbleiterbauelement mit einer Vielzahl von FET-Zellen (1), welche innerhalb eines Flächenbereichs (9) angeordnet sind, der eine Substratfläche bildet, wobei die FET-Zellen (1) über einen Source-Kontakt (2), einen Gate-Kontakt und einen Drain-Kontakt (8) miteinander verschaltet sind. Der Gate-Kontakt umfasst ein Netz aus elektrisch leitenden Kontaktstegen (6), welches in dem Flächenbereich (9) entlang der Substratfläche verläuft und in einem Abschnitt des Flächenbereichs ohne FET-Zellen (1) von einem externen Gate-Anschluss (11) kontaktiert wird. Das erfindungsgemässe Halbleiterbauelement zeichnet sich dadurch aus, dass das Netz aus Kontaktstegen (6) ferner über einen oder mehrere, elektrisch mit dem externen Gate-Anschluss (11) verbundene Gate-Finger (14, 14') in der Form von entlang der Substratfläche verlaufenden Leiterstegen kontaktiert wird. Ein jeweiliger Leitersteg ist dabei in einem Abschnitt des Flächenbereichs (9) ohne FET-Zellen angeordnet, wobei ein Ende des jeweiligen Leiterstegs (14, 14') im Inneren des Flächenbereichs (9) liegt, ohne dabei den externen Gate-Anschluss (11) zu kontaktieren.</p> |
| 申请人 |
SIEMENS AKTIENGESELLSCHAFT;HEID, OLIVER;IRSIGLER, ROLAND;ELPELT, RUDOLF;FELDRAPP, KARLHEINZ;FRIEDRICHS, PETER;HECHT, CHRISTIAN;HOELZLEIN, KARLHEINZ;SCHOERNER, REINHOLD |
发明人 |
HEID, OLIVER;IRSIGLER, ROLAND;ELPELT, RUDOLF;FELDRAPP, KARLHEINZ;FRIEDRICHS, PETER;HECHT, CHRISTIAN;HOELZLEIN, KARLHEINZ;SCHOERNER, REINHOLD |
