| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明提供了一种半导体器件，包括：衬底；浅沟槽隔离，嵌于所述衬底中，且形成至少一个开口区；沟道区，位于所述开口区内；栅堆叠，包括栅介质层和栅电极层，位于所述沟道区上方；源漏区，位于所述沟道区的两侧，包括为所述沟道区提供应变的应力层；其中，所述浅沟槽隔离和所述应力层之间具有衬垫层。在STI和源漏区应力层中间插入一个与源漏区应力层材质相同或相近的衬垫层作为外延生长的晶种层或成核层，借此而消除了在源漏应变工程中STI边缘效应，也即消除了STI与源漏区应力层之间的空隙，防止了源漏应变对沟道应力的减小，提高了MOS器件的载流子迁移率从而提高了器件的驱动能力。 | ||
| 申请公布号 | CN102623487A | 申请公布日期 | 2012.08.01 |
| 申请号 | CN201110029212.9 | 申请日期 | 2011.01.26 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 王桂磊;尹海洲 |
| 分类号 | H01L29/16(2006.01)I;H01L29/06(2006.01)I;H01L29/41(2006.01)I;H01L21/762(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I | 主分类号 | H01L29/16(2006.01)I |
| 代理机构 | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人 | 陈红 |
| 主权项 | 一种半导体器件，包括：衬底；浅沟槽隔离，嵌于所述衬底中，且形成至少一个开口区；沟道区，位于所述开口区内；栅堆叠，包括栅介质层和栅电极层，位于所述沟道区上方；源漏区，位于所述沟道区的两侧，包括为所述沟道区提供应变的应力层；其中，所述浅沟槽隔离和所述应力层之间具有衬垫层，作为所述应力层的晶种层。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||