一种PWM控制DC-DC转换器

摘要

本发明公开一种电压反馈型PWM控制DC-DC转换器，它包括PWM控制电路，驱动电路，反馈回路，功率级以及软启动电路。PWM控制电路使用一种新型转换电路实现误差信号由电压域至电流域最后至时域的转换，替代传统结构中的误差放大器和比较器，从而消除了误差放大器输出高阻节点产生的极点，增强了环路稳定性，同时扩展了电路的工作带宽，工作频率的提高减少了片外电感、电容，更有利于系统集成；此外，通过周期性的控制跨导放大器的工作，降低了控制电路的平均静态功耗，进一步提高了转换器的效率；最后，由于PWM控制方式工作在固定的频率下，具有更好的噪声性能。适用于便携设备、消费电子及对噪声性能要求较高的射频收发芯片等领域。

主权项

一种PWM控制DC‑DC转换器，其特征是，包括：第七PMOS管(MP7)源级接电源电压，栅极接正向时钟控制信号(CLKP)，漏极接电流偏置管(MP0)的栅极，电流偏置管(MP0)漏极接跨导放大器，控制跨导放大器的周期性工作；第一PMOS管(MP1)和第二PMOS管(MP2)构成差分对，作为将误差电压转化为误差电流的跨导放大器的主放大管；第一NMOS管(M1)、第三NMOS管(M3)和第二NMOS管(M2)、第四NMOS管(M4)连接成低压共源共栅的形式，作为跨导放大器的负载；跨导放大器的负载连接可配置电流镜，所述可配置电流镜将误差电流按照一定的比例镜像至后级电路，可配置的电流比例用来适应不同工作频率的需要；后级电路包括：第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)为开关管，第三PMOS管(MP3)和第五PMOS管(MP5)的源级接至电源电压，栅极接正向时钟控制信号(CLKP)，漏极接第四PMOS管(MP4)的漏级，第四PMOS管(MP4)的源级接至所述可配置电流镜的输出，第四PMOS管(MP4)漏极接至第六PMOS管(MP6)的栅极；电容(C0)一端接到电源，另外一端接到第六PMOS管(MP6)的栅极，第六PMOS管(MP6)源级接电源电压，漏极连接第五NMOS管(M5)漏极，第四PMOS管(MP4)栅极和第五NMOS管(M5)栅极接反向时钟控制信号(CLKN)，第六PMOS管(MP6)和第五NMOS管(M5)的漏极连接点输出PWM控制信号至功率级电路，功率级电路连接片外滤波电路、负载和电压反馈电路。