多层并联式芯片电阻结构

摘要

一种并联式芯片电阻结构，包括：一基材层，是由一第一多孔性导热材料所构成，具有一表面及一背面，在该基材层的两端各形成一端极面；一第一电阻层烧结层，是由一第二多孔性导热材料所构成，位在该基材层的表面上，在该第一电阻层烧结层的两端各形成一端极面；多层电阻层，每一电阻层彼此间相互平行并间隔一预定间距，并以垂直方向叠置在该第一电阻层烧结层中，每一电阻层的端部以一水平方向各别延伸至该第一电阻层烧结层的两个端极面；一对端极，是由一导电材料所构成，分别形成于该基材层的两个端极面及该第一电阻层烧结层的两个端极面，并电连接该多个电阻层。

主权项

一种多层并联式芯片电阻结构，其特征在于，包括：一基材层，由一第一多孔性导热材料所构成，具有一表面及一背面，在该基材层的两端各形成一端极面；一第一电阻层烧结层，由一第二多孔性导热材料所构成，位在该基材层的表面上，在该第一电阻层烧结层的两端各形成一端极面；多层电阻层，每一电阻层彼此间相互平行并间隔一预定间距，并以垂直方向叠置在该第一电阻层烧结层中，每一电阻层的端部以一水平方向各别延伸至该第一电阻层烧结层的两个端极面；一对端极，由一导电材料所构成，分别形成于该基材层的两个端极面及该第一电阻层烧结层的两个端极面。