发明名称 一种多条流量报文的比例控制方法
摘要 本发明公开了一种多条流量报文的比例控制方法,所述的多条流量报文的比例控制方法采用CPU计算的方式,应用八个步骤有效地解决了在模拟多条流情况的各流按比例进行调度发送的问题,同时可达到很高的控制精度。
申请公布号 CN102014014B 申请公布日期 2012.08.01
申请号 CN201010102876.9 申请日期 2010.01.29
申请人 柳州市达迪通信设备有限公司 发明人 韦国英;王立平;王卫
分类号 H04L12/26(2006.01)I;H04L12/56(2006.01)I 主分类号 H04L12/26(2006.01)I
代理机构 北京市盛峰律师事务所 11337 代理人 李贺香
主权项 1.一种多条流量报文的比例控制方法,当需要发送的流量数量为n,各条流的比例分别为B<sub>1</sub>%,B<sub>2</sub>%,B<sub>3</sub>%,…,B<sub>n</sub>%,各条流的报文长度分别为L<sub>1</sub>,L<sub>2</sub>,L<sub>3</sub>,…,L<sub>n</sub>;其特征在于:包括如下步骤:第一步:CPU按照公式<img file="FSA00000008791000011.GIF" wi="385" he="181" />计算P<sub>k</sub>,其中,P<sub>k</sub>-单位周期内的第k条流需要发送的报文数量,R-端口速率,bps,k=1,2,3,…,n;第二步:CPU计算单位周期内各条流线速下发送报文总数为S=P<sub>1</sub>+P<sub>2</sub>+P<sub>3</sub>+…+P<sub>n</sub>;各条流报文数量比为P<sub>1</sub>∶P<sub>2</sub>∶P<sub>3</sub>∶…∶P<sub>n</sub>;第三步:CPU将第二步所得S设置到FPGA模块内的寄存器R<sub>s</sub>,同时将各条流的报文数P<sub>k</sub>设置到FPGA模块的寄存器R<sub>pk</sub>中;第四步:发送报文时,FPGA将R<sub>s</sub>加载到变量V<sub>s</sub>,将R<sub>pk</sub>加载到变量V<sub>pk</sub>中,得到V<sub>p1</sub>=R<sub>p1</sub>,V<sub>p2</sub>=R<sub>p2</sub>,…,V<sub>pn</sub>=R<sub>pn</sub>;置变量j=0;第五步:检查Vs是否为0,如果Vs=0,则跳至第四步,否则继续;第六步:j=j+1,j做循环变化,即当j=n时,则j+1为1,并继续;第七步:检查Vpj是否为0,如果Vpj=0,则跳至第五步,否则继续;第八步:输出flow_en[j]=1,flow_en[i]=0,其中,i=0,1,2,…n,i!=j,此变量控制当前需要发送第几条流,同时Vs=Vs-1,Vpj=Vpj-1并跳至第五步。 
地址 100083 北京市海淀区五道口东升园华清嘉园7号楼1601室