发明名称 半导体器件及其制造方法
摘要 一种半导体器件及其制造方法。该半导体器件包括:位于衬底上的多层布线层,并且其中堆叠了由布线和绝缘层构成的多个布线层;存储电路,其形成在衬底中的存储电路区域,并且具有嵌入在位于多层布线层中的凹部中的电容元件;逻辑电路,其形成在衬底中的逻辑电路区域;上部耦合布线,其堆叠在由下部电极、电容器绝缘膜和上部电极构成的电容元件上;以及帽盖层,其形成在构成逻辑电路的布线的上表面上。上部耦合布线的上表面和帽盖层的上表面构成同一平面。
申请公布号 CN102623430A 申请公布日期 2012.08.01
申请号 CN201210019869.1 申请日期 2012.01.21
申请人 瑞萨电子株式会社 发明人 间部谦三;井上尚也;肱冈健一郎;林喜宏
分类号 H01L23/522(2006.01)I;H01L27/108(2006.01)I;H01L21/02(2006.01)I;H01L21/8242(2006.01)I 主分类号 H01L23/522(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 李兰;孙志湧
主权项 一种半导体器件,包括:衬底;多层布线层,所述多层布线层位于所述衬底上方,并且在所述多层布线层中堆叠了由布线和绝缘层构成的多个布线层;存储电路,所述存储电路形成在所述衬底中的存储电路区域中,并且在平面图中所述存储电路具有嵌入在位于所述多层布线层中的凹部中的至少一个电容元件和外围电路;逻辑电路,所述逻辑电路形成在所述衬底中的逻辑电路区域中,在平面图中所述逻辑电路区域是与所述存储电路区域不同的区域;上部耦合布线,所述上部耦合布线在所述凹部中堆叠在由下部电极、电容器绝缘膜和上部电极构成的电容元件上方;以及帽盖层,所述帽盖层被定位为与构成所述逻辑电路的所述布线的上表面接触,所述逻辑电路位于所述布线层当中的嵌入了所述电容元件的顶层中;其中所述上部耦合布线的上表面和所述帽盖层的上表面构成同一平面。
地址 日本神奈川县