发明名称 集成电路芯片中串行外设从器件接口结构及数据读写方法
摘要 本发明涉及一种集成电路芯片中串行外设从器件接口结构,其中包括寄存器模块、存储模块、状态机逻辑控制模块,串行外设从器件接口结构通过芯片内部总线与芯片的处理器连接,串行外设从器件接口结构还通过数据传输线与外部串行外设主器件连接。本发明还涉及一种利用该接口结构实现集成电路芯片中串行外设接口数据高速读写的方法,包括串行外设主器件读取数据处理和串行外设主器件写入数据处理。采用该种集成电路芯片中串行外设从器件接口结构及数据读写方法,保证了数据传输速率远远高于普通SPI接口,结构简单,操作方式方便快捷,开发成本低廉,工作性能稳定可靠,适用范围较为广泛,拓宽了集成电路高速数据传输接口方案,具有广阔的应用前景。
申请公布号 CN102023956B 申请公布日期 2012.07.25
申请号 CN200910196260.X 申请日期 2009.09.23
申请人 上海摩波彼克半导体有限公司 发明人 王冬佳
分类号 G06F13/40(2006.01)I;G06F13/42(2006.01)I;G06F13/28(2006.01)I 主分类号 G06F13/40(2006.01)I
代理机构 上海智信专利代理有限公司 31002 代理人 王洁;郑暄
主权项 一种集成电路芯片中串行外设从器件接口结构,其特征在于,所述的接口结构包括:寄存器模块,进行数据传输控制;存储模块,存储外部串行外设主器件发送来的数据和需要发送给外部串行外设主器件的数据;状态机逻辑控制模块,分别与所述的寄存器模块、存储模块相连接,控制串行外设从器件的状态机逻辑跳转;发送逻辑控制模块,与所述的状态机逻辑控制模块相连接,对数据发送时序进行控制,将数据转化成串行格式;接收逻辑控制模块,与所述的状态机逻辑控制模块相连接,对数据接收时序进行控制,将串行数据依次接收并排列组合后存入所述的存储模块中;所述的串行外设从器件接口结构通过芯片内部总线与芯片的中央处理器相连接,且该串行外设从器件接口结构还通过数据传输线与外部串行外设主器件相连接。
地址 201204 上海市浦东新区张衡路180弄1号楼4F
您可能感兴趣的专利