高成品率高密度芯片上电容器设计

摘要

一种安装在半导体芯片上的电容电路组件(310)及其形成方法，包括在第一和第二端口之间并联电路连接的多个渐扩电容器，该多个并联的渐扩电容器包括至少一个金属氧化物硅电容器(312)和选自包括垂直原生电容器(316)和金属-绝缘体-金属电容器(314)的组的至少一个电容器。在一个方面，该组件具有垂直取向，该金属氧化物硅电容器(312)位于底部并限定占用面积，中间垂直原生电容器(316)包括多个水平金属层，其包括与多个平行负极板交替的多个平行正极板。在另一方面，垂直不对称的取向提供了减小的总寄生电容量。

主权项

一种安装在半导体芯片上并包括在第一和第二端口之间并联电路连接的多个渐扩电容器的电容电路组件，该多个并联的渐扩电容器包括：该半导体芯片的前段制程中形成的底部金属氧化物硅电容器；该半导体芯片的后段制程中形成的中间垂直原生电容器，其中所述中间垂直原生电容器具有多个水平金属层，每个水平金属层包括多个交替的平行负极板和平行正极板；以及该后段制程中形成的顶部金属‑绝缘体‑金属电容器，其中顶部金属‑绝缘体‑金属电容器垂直于金属氧化物硅电容器和垂直原生电容器的上部，并且具有平行放置的下正极板和上负极板，其中将每个中间垂直原生电容器的平行正极板、顶部金属‑绝缘体‑金属电容器的下正极板、底部金属氧化物硅电容器的多个漏极和源极与第一端口电路连接，并且将每个中间垂直原生电容器的平行负极板、顶部金属‑绝缘体‑金属电容器的上负极板、底部金属氧化物硅电容器的多个栅极与第二端口电路连接；以及该多个并联的渐扩电容器限定了复合电容密度值，该复合电容密度值小于具有该组件占用面积的单个MOS电容器的期望的单个金属氧化物硅电容密度值的大约一半。