为沟槽MOS和SGT制备沟槽多晶硅静电放电

摘要

本发明提出了一种半导体器件及其制备方法。用半导体材料部分填充形成在半导体衬底中的沟槽，使半导体材料布满沟槽的底部和边缘，同时在沟槽中间沿沟槽的长度方向保留一个缝隙。半导体材料的第一部分位于缝隙下方，用第一导电类型的掺杂物掺杂第一部分。用电介质材料填充缝隙。半导体材料的第二部分位于电介质材料两边的沟槽边缘上，用第二导电类型的掺杂物掺杂。掺杂构成一个沿沟槽长度方向延伸的P-N-P或N-P-N结构，不同的掺杂区并排分布在沟槽的整个宽度上。

主权项

一种用于制备半导体器件的方法，包括：a)在半导体衬底中制备一个沟槽；b)用半导体材料部分填充所述的沟槽，使半导体材料布满沟槽的底部和边缘，同时在沟槽中间沿沟槽的长度方向保留一个缝隙；c)用第一导电类型的掺杂物，掺杂位于缝隙下方的半导体材料的第一部分；d)用电介质材料填充缝隙；e)用第二导电类型的掺杂物，掺杂位于电介质材料两边的沟槽边缘上的半导体材料的第二部分，通过掺杂，构成沿沟槽长度方向的P‑N‑P或N‑P‑N结构，不同的掺杂区并排分布在沟槽的整个宽度上。