| 发明名称 | 基于体硅的三维阵列式后栅型SiNWFET制备方法 | ||
| 摘要 | 本发明公开了一种基于体硅的三维阵列式后栅型SiNWFET制备方法，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成阵列式鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述阵列式鳍形有源区中的SiGe层，形成三维阵列式硅纳米线；在所述源漏区之间的体硅衬底上形成隔离介质层；对所述隔离介质层进行光刻和刻蚀，形成栅极沟槽；在所述三维阵列式硅纳米线上形成栅极氧化层；在所述栅极沟槽内形成栅极。本发明采用后栅工艺，利于栅极轮廓控制和器件电性控制；采用三维阵列式硅纳米线结构，使器件集成度和器件电流驱动能力成倍数增大。 | ||
| 申请公布号 | CN102610529A | 申请公布日期 | 2012.07.25 |
| 申请号 | CN201210094052.0 | 申请日期 | 2012.03.31 |
| 申请人 | 上海华力微电子有限公司 | 发明人 | 黄晓橹 |
| 分类号 | H01L21/336(2006.01)I;H01L21/28(2006.01)I;B82Y10/00(2011.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 陆花 |
| 主权项 | 一种基于体硅的三维阵列式后栅型SiNWFET制备方法，其特征在于，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成阵列式鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述阵列式鳍形有源区中的SiGe层，形成三维阵列式硅纳米线；在所述源漏区之间的体硅衬底上形成隔离介质层；对所述隔离介质层进行光刻和刻蚀，形成栅极沟槽；在所述三维阵列式硅纳米线上形成栅极氧化层；在所述栅极沟槽内形成栅极。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区高斯路497号 | ||