| 摘要 |
本发明提供一种时脉产生电路，其将一特定频率之一输入信号乘以一特定倍增因数并产生一输出时脉信号。该时脉产生电路包括一PLL电路，其乘以该输入信号并产生该输出时脉信号，以及一校正电路，其改变该PLL电路之该倍增因数。该校正电路藉由增加或减小该特定倍增因数而改变该PLL电路倍增因数，该改变仅在用于各校正循环之一校正间隔期间实行，该校正循环比该输入信号之一循环更长，以及系实行以便减小与该输入信号同步之一输入同步信号及与该输出时脉信号同步之一输出同步信号间的一时间差异。该PLL电路在该校正间隔期间将该输入信号乘以该改变倍增因数。 |
