校准电路

摘要

一种校准电路，包含第一副本缓冲器和第二副本缓冲器，第一副本缓冲器具有与组成输出缓冲器的上拉电路实质相同的电路配置，而第二副本缓冲器具有与组成输出缓冲器的下拉电路实质相同的电路配置。当发出第一校准命令ZQCS时，激活控制信号ACT1或ACT2，并实行第一副本缓冲器或第二副本缓冲器的校准操作。当发出第二校准命令ZQCL时，激活控制信号ACT1、ACT2，并实行第一副本缓冲器和第二副本缓冲器的校准操作。

主权项

一种数据处理系统，包括数据处理器和半导体存储器件，所述半导体存储器件包括具有上拉电路和下拉电路的输出缓冲器，以及校准电路，用于调整所述输出缓冲器的阻抗，所述校准电路包括：所述输出缓冲器的上拉电路的第一副本缓冲器；所述输出缓冲器的下拉电路的第二副本缓冲器；控制电路，响应第一校准命令的发生而实行第一副本电路的第一校准操作并且同时延迟第二副本电路的第二校准操作，直到第一校准命令的下一次发生为止，并且响应第一校准命令的下一次发生而实行第二副本电路的第二校准操作并且同时延迟第一副本电路的第一校准操作，直到在第一校准命令的再一个下一次发生为止。