| 发明名称 | 电路装置的制造方法 | ||
| 摘要 | 一种电路装置的制造方法，使用等离子体除去导电图案21表面上黏附的污染物，提高导电图案21和密封树脂28的粘附。通过选择地蚀刻导电箔10形成分离槽11，形成导电图案21。在导电图案21的规定位置安装半导体元件22A等电路元件，并和导电图案21电连接。通过自导电箔10上方照射等离子体除去分离槽11表面黏附的污染物。 | ||
| 申请公布号 | CN101350316B | 申请公布日期 | 2012.07.18 |
| 申请号 | CN200810134326.8 | 申请日期 | 2003.12.04 |
| 申请人 | 三洋电机株式会社;关东三洋半导体股份有限公司 | 发明人 | 臼井良辅;水原秀树;五十岚优助;坂本则明 |
| 分类号 | H01L21/48(2006.01)I;H01L21/50(2006.01)I;H01L21/56(2006.01)I;H01L21/60(2006.01)I | 主分类号 | H01L21/48(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 陶凤波 |
| 主权项 | 一种导电箔的制造方法，其特征在于，包括如下工序：准备导电箔的工序，该导电箔具有凹部和随后成为电极区域的凸部，所述凸部和电路元件通过金属细线在相互连接的状态下被安装，从所述导电箔的凸部面向包含所述凹部内部在内的区域照射等离子，利用由所述凹部内部的侧面反射的所述等离子除去所述凹部内部附着的污染物质的工序；照射所述等离子时，在所述凹部的底面所述导电箔相互电气一体化，以防止由该等离子所引起的局部电位差的产生。 | ||
| 地址 | 日本大阪府 | ||