基于长短扫描链与JTAG接口的片上调试电路

摘要

本发明涉及一种基于长短扫描链与JTAG接口的片上调试电路。其目的是对微处理器内核提供一种功能强大的，且灵活多样的调试功能。所述的片上调试电路包括调试接口模块、调试异常控制模块、调试暂存模块和长短扫描链模块。片上调试电路将调试主机上发出的调试命令和数据，通过JTAG接口传输给调试接口模块，然后由测试访问控制器进行命令译码，再通过长短两条扫描链模块传输给微处理器核和调试异常控制模块，由所述的调试异常控制模块完成调试异常功能设置；所述的调试功能包括对程序设置断点，单步控制；读取和修改微处理器核的通用寄存器，控制程序在处理器上的运行，处理各类异常。调试暂存模块则是在调试功能触发时，保存微处理器核的运行状态，用当微处理器核退出调试时，恢复原来的运行状态。

主权项

一种基于长短扫描链与JTAG接口的片上调试电路，包括调试接口模块（1）、调试异常控制模块（2）、调试暂存模块（3）和长短扫描链模块（4），其特征在调试主机（5）连接调试接口模块（1），调试接口模块（1）的另一端连接长短扫描链模块（4），长短扫描链模块（4）分别连接微处理器核（6）和调试异常控制模块（2），调试异常控制模块（2）接收长短扫描链模块（4）发送而来的数据，设置数据断点和指令断点，触发调试异常，然后将中断信号发送给微处理器，进行调试；调试暂存模块（3）与微处理器核（6）相连，用于保存当前的微处理器运行状态。