发明名称 |
半导体元件的制造方法 |
摘要 |
本发明提供一半导体元件以及该半导体元件的制造方法,特别是有关于在金属层的稀疏布局区域插入虚置图案的方法以及装置。虚置图案被用来解决因半导体的有效图案密度不平均而导致的研磨后薄膜厚度不平坦问题。本发明另说明一演算法,该演算法根据金属层有效图案决定虚置图案的尺寸和位置,其中步骤包括:首先以小型虚置填充环绕金属内连线,然后以大型虚置填充填补剩下的空白区域。本发明所述一半导体元件以及该半导体元件的制造方法与制造装置,可在使用化学机械研磨抛光一层间氧化膜时,防止不平坦表面形成。 |
申请公布号 |
CN1897247B |
申请公布日期 |
2012.07.18 |
申请号 |
CN200610067317.2 |
申请日期 |
2006.03.13 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
陈宪伟;蔡豪益;陈学忠;郑心圃;林建宏;林志涛;许仕勋 |
分类号 |
H01L21/768(2006.01)I;H01L23/528(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京林达刘知识产权代理事务所(普通合伙) 11277 |
代理人 |
刘新宇 |
主权项 |
一种半导体元件的制造方法,用以减少膜图案密度失配,其特征在于,所述半导体元件的制造方法包括:提供一基板,该基板上具有一布局图案密度分布,该布局图案密度分布是根据位于该基板表面的至少一个内连线来决定;定义一第一填充图案,该第一填充图案具有多个小型虚置填充并且定义一小型虚置填充阵列,根据上述内连线,该小型虚置填充阵列间隔地排列并且环绕上述内连线,其中,上述小型虚置填充位于一第一虚置区域上,该第一虚置区域环绕一禁区,该禁区包括沿着上述内连线轮廓包围上述内连线的一区域,且上述小型虚置填充被安置在该第一虚置区域内沿着该禁区环绕的一线条上;判别一延伸区,该延伸区位于该基板表面上并且不包括上述小型虚置填充以及上述内连线;定义一第二填充图案,该第二填充图案具有至少一个大型虚置填充,上述大型虚置填充包含一部分上述延伸区;其中上述第二填充图案定义一大型虚置填充阵列,该大型虚置填充阵列与上述小型虚置填充阵列为互相独立,且上述内连线与上述大型虚置填充之间至少存在一个上述小型虚置填充。 |
地址 |
中国台湾新竹科学工业园区新竹市力行六路八号 |