CMOS图像传感器像素及其控制时序

摘要

本发明公开了一种CMOS图像传感器像素及其控制时序。CMOS图像传感器像素包括由4个像素排列成2X2像素阵列结构作为一组像素单元，其中第一列和第二列中的两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区，并且第一列像素和第二列像素形成交错式排列结构；多组像素单元在垂直和水平方向上排列成为二维像素阵列。在像素阵列中，第一层金属连线为电源控制线和信号输出线也为列控制器时序控制线，第二层金属连线为行译码器时序输出控制线。本发明的像素结构阵列能够提高小面积像素传感器的用光效率，从而提高灵敏度，可以有效提高小面积像素图像传感器的图像品质。

主权项

一种CMOS图像传感器像素，其特征在于：包括由多组像素单元构成的像素阵列，每组像素单元包括由4个像素排列成的2X2像素阵列结构，其中第一列和第二列中的两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区，并且第一列和第二列形成相互交错式排列结构；所述多组像素单元在垂直和水平方向上排列成为二维像素阵列，所述二维像素阵列中同行像素通过第二层金属连线实现器件互连，同列像素通过第一层金属连线实现器件互连。