发明名称 |
操作非易失性存储器装置的方法 |
摘要 |
本发明呈现用于通过用同一存储器允许多个操作的阶段间管线流通,例如允许在写入操作的脉冲与检验阶段之间交错读取操作来改进非易失性存储器装置中的性能的方法和电路。在示范性实施例中,所述两个操作共享数据锁存器。在特定实例中,随着多电平写入操作中检验所需的数据锁存器释放,其可用于存储在所述多电平写入过程中的步骤之间执行的读取期间从另一位置读取的数据。在所述示范性实施例中,所述多电平写入仅需要暂停、执行所述读取且在其暂停的点处再继续所述写入。 |
申请公布号 |
CN101171641B |
申请公布日期 |
2012.07.11 |
申请号 |
CN200680015583.9 |
申请日期 |
2006.03.27 |
申请人 |
桑迪士克股份有限公司 |
发明人 |
李彦;埃米利奥·叶罗 |
分类号 |
G11C7/00(2006.01)I;G11C16/10(2006.01)I |
主分类号 |
G11C7/00(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
刘国伟 |
主权项 |
一种操作非易失性存储器装置的方法,所述非易失性存储器装置包括存储器单元阵列和用于对所述阵列的存储器单元群组进行并行操作的读取/写入电路组,每一存储器单元存储至少N个数据位,其中N大于一,每一读取/写入电路具有用于锁存所述存储器单元群组中相应一者的输入和/或输出数据的数据锁存器组,所述方法包含:将用于第一存储器单元群组的第一N位数据组存储在所述相应数据锁存器组的每一者中的N个数据锁存器中;将所述第一数据组写入到所述第一存储器单元群组中,其中所述写入包括交替的编程和检验阶段,且其中一旦所述存储器单元群组已经编程通过检验电平中的一者或一者以上但不到全部,那么在完成所述写入之前释放所述相应数据锁存器组的每一者中的所述N个数据锁存器中的一者或一者以上;以及在完成所述写入之前将第二数据组传送到所述释放的数据锁存器中。 |
地址 |
美国加利福尼亚州 |