发明名称 |
一种倒装芯片的封装方法 |
摘要 |
本发明一般涉及一种形成半导体器件封装体的制备方法,更确切的说,本发明涉及一种功率器件的倒装芯片的封装方法。本发明先对芯片进行封装,再整体性对芯片及塑封料实施减薄,使得芯片完成封装后所获得的封装体具备较佳的尺寸,并具备良好的散热及电气参数性能。同时,芯片与外部连接的接触端子是通过蚀刻与芯片焊接的引线框架而获得的,保证了接触端子的绝对共面性,接触端子的凸块状的引脚设计,使得利用锡膏将接触端子与电路板焊接时更简单、更牢固,以保障其与PCB的良好结合能力。 |
申请公布号 |
CN102569099A |
申请公布日期 |
2012.07.11 |
申请号 |
CN201010622813.6 |
申请日期 |
2010.12.28 |
申请人 |
万国半导体(开曼)股份有限公司 |
发明人 |
石磊;薛彦迅;龚玉平 |
分类号 |
H01L21/50(2006.01)I;H01L21/56(2006.01)I;H01L21/02(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L21/50(2006.01)I |
代理机构 |
上海新天专利代理有限公司 31213 |
代理人 |
王敏杰 |
主权项 |
一种倒装芯片的封装方法,其特征在于,包括以下步骤:提供一引线框架,在引线框架上设置有多个凸出于引线框架顶面的互连导杆;将正面设置有键合衬垫的芯片倒装焊接至所述引线框架上,其中,所述键合衬垫与所述互连导杆焊接;于引线框架的顶面进行塑封,以塑封料塑封包覆所述芯片及互连导杆;于引线框架的底面蚀刻引线框架,形成与互连导杆连接并凸出于塑封料底面的接触端子;于所述接触端子的表面设置一层金属保护层;粘贴一层薄膜至减薄后的塑封料的顶面;切割塑封料并移除薄膜形成多颗以塑封体塑封包覆所述芯片的封装体。 |
地址 |
英属西印度群岛开曼群岛大开曼岛KY1-1107玛丽街122号P.O.709邮箱 |