具有分区扫描链的集成电路的扫描测试中的增强控制

摘要

本发明涉及在具有分区的扫描链的集成电路(IC)中实施的测试控制器，其提供了执行扫描测试中的增强的控制。根据一个方面，测试控制器能够选择性地控制用于独立的IC的不同扫描链的扫描测试的扫入、扫出和捕获相位。测试控制器与外部测试器接合所需要的管脚的数目小于测试控制器能够支持的分区的数目。根据另一个方面，IC包括相应于每个分区的寄存器，从而支持跳变故障(或者LOS)测试。根据另一个方面，具有分区的扫描链的IC包括串并转换器和并串转换器，由此最小化支持扫描测试所需要的外部管脚。

主权项

一种集成电路，包括：多个贮存元件，其可操作为多个扫描链；和测试控制器，其被设计为接收指示相应的具体持续时间的数字数据，其中所述多个扫描链中的每个扫描链被置于扫描模式，所述测试控制器在由所述数字数据指示的相应的所述持续时间中扫描所述多个扫描链中的每个扫描链中的数据，所述数字数据具有独立地指示每个所述具体持续时间的能力，并且所述数字数据自连接到外部测试器的管脚组接收，其中所述管脚组中的管脚数目小于所述多个扫描链的数目。