集成电路的内连线结构及其制作方法

摘要

本发明公开了一种集成电路的内连线结构及其制作方法。该内连线结构包含有：基材；下层金属导线，位于该基材上的第一金属层间介电层中；第二金属层间介电层，位于该第一金属层间介电层上，且覆盖着该下层金属导线；上层金属导线，位于该第二金属层间介电层上；以及介层插塞结构，位于该第二金属层间介电层中，用以连结该上层金属导线与该下层金属导线，其中该介层插塞结构包含有钨金属栓柱，形成在该下层金属导线上，以及铝插塞，堆叠在该钨金属栓柱上。本发明具备较低阻值的介层插塞结构和具有成本优势。

主权项

一种集成电路的内连线结构，包含有基材、第一金属层间介电层，位于该基材上、下层金属导线，位于该第一金属层间介电层中、第二金属层间介电层，位于该第一金属层间介电层上，且覆盖着该下层金属导线、上层金属导线，位于该第二金属层间介电层上、以及介层插塞结构，位于该第二金属层间介电层中，用以连结该上层金属导线与该下层金属导线，其特征在于：该介层插塞结构包含有钨金属栓柱，形成在该下层金属导线上，以及铝插塞，堆叠在该钨金属栓柱上。