DELTA SIGMA D/A CONVERTER

摘要

Die vorliegende Erfindung betrifft einen Delta-Sigma-D/A-Wandler (48), durch den ein digitalwertiges Eingangssignal in ein binäres, entsprechend einem Takt zeitdiskretes Ausgangssignal wandelbar ist. Dabei ist durch einen über mehrere Takte gebildeten Mittelwert des Ausgangssignals der Wert des Eingangssignals analog darstellbar. Der Delta-Sigma-D/A-Wandler (48) ist derart ausgebildet, dass er im Einsatz das Ausgangssignal durch Aneinanderreihen von Signalmustern eines Satzes von Signalmustern bereitstellt, wobei die Signalmuster des Satzes jeweils binär sind, entsprechend dem Takt zeitdiskret sind und sich über eine Signalmuster-Taktlänge von mehreren Takten erstrecken. Mindestens zwei Signalmuster des Satzes weisen voneinander unterschiedliche Signalmuster-Mittelwerte, die über die jeweilige Signalmuster-Taktlänge gebildet werden, auf und alle Signalmuster des Satzes weisen jeweils im Wesentlichen die gleiche Anzahl, insbesondere genau die gleiche Anzahl, von Flanken auf.