基于逐次比较量化器的二阶前馈Sigma-Delta调制器

摘要

本发明公开了一种基于逐次比较量化的前馈二阶Sigma-Delta调制器。本发明所述的Sigma-Delta调制器包括现有技术的两个基于开关电容结构的积分器(1)、一个多比特逐次比较量化器(2)、一个基于数据权重平均算法由二进制码转换成温度码的数字电路(3)、一个基于电容的反馈数模转换器(4)、一个计算出输入信号和反馈数模转换器输出信号之间差值的第一加法器单元(5)。一个在前馈通路上的直接由逐次比较器的多输入采样开关电容阵列构成的第二加法器单元(6)，该加法器单元取代了目前通过额外的模拟加法器功能电路或数字加法器功能电路。本发明得到的Sigma-Delta调制器，具有超低功耗，高分辨率的特点。

主权项

一种Sigma‑Delta调制器，其特征在于：它包括两个基于开关电容电路的积分器，一个多比特逐次比较量化器，一个基于数据权重平均算法的由二进制码转换成温度码功能的数字电路，一个基于单位电容结构的反馈数模转换器；一个第一加法器单元；一个第二加法器单元；第二加法器单元第一种结构：第二加法器单元包括2N个单位电容，N的取值范围为2到8；所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器B3输出端相连；2N‑1个电容的下极板通过三个开关KN‑1，1，KN‑1，2，KN‑1，3与第一阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2N‑2个电容的下极板分别通过三个开关KN‑2，1，KN‑2，2，KN‑2，3与第二阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2N‑3个，2N‑4个，···2N‑(N‑1)个，2N‑N个电容的下极板通过与之对应的KN‑3，1、KN‑3，2、KN‑3，3，KN‑4，1、KN‑4，2、KN‑4，3，···，KN‑(N‑1)，1、KN‑(N‑1)，2、KN‑(N‑1)，3，KN‑N，1、KN‑N，2、KN‑N，3与信号输入端，电压驱动器B1输出端，电压驱动器B2输出相连；最后一个电容的下极板通过两个开关KL，1、KL，2与信号输入端，电压驱动器B2输出端相连；第二加法器单元第二种结构：第二加法器单元包括2N个单位电容，N的取值范围为2到8；所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器B3输出端相连；2N‑1个电容的下极板通过三个开关KN‑1，1，KN‑1，2，KN‑1，3与第一阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出端相连；2N‑2个电容的下极板分别通过三个开关KN‑2，1，KN‑2，2，KN‑2，3与信号输入端，电压驱动器B1输出端，电压驱动器B2输出端相连；2N‑3个，2N‑4个，···2N‑(N‑1)个，2N‑N个电容的下极板通过与之对应的KN‑3，1、KN‑3，2、KN‑3，3，KN‑4，1、KN‑4，2、KN‑4，3，···，KN‑(N‑1)，1、KN‑(N‑1)，2、KN‑(N‑1)，3，KN‑N，1、KN‑N，2、KN‑N，3与第二阶积分器输出端，电压驱动器B1输出端，电压驱动器B2输出相连；最后一个电容的下极板通过两个开关KL，1、KL，2与第二阶积分器输出端，电压驱动器B2输出端相连；调制器输入端分别与第一加法器单元和第二加法器单元相连；第一加法器单元输出端与第一阶积分器输入端相连；第一阶积分器输出端分别与第二加法器单元和第二阶积分器输入端相连；第二阶积分器输出端与第二加法器单元相连；第二加法器单元输出端与多比特逐次比较量化器相连，同时多比特逐次比较量化器通过反馈信号线与第二加法器单元相连；多比特逐次比较量化器输出端与基于数据权重平均算法的数字电路相连；基于数据权重平均算法的数字电路输出端与基于单位电容结构的反馈数模转换器相连；反馈数模转换器输出端与第一加法器单元相连。