| 主权项 |
一种基于FPGA的车辆振动信号滤波装置，其特征在于：该装置包括第一寄存器、第二寄存器、第三寄存器、减法器、变步长因子计算电路和滤波器；第一寄存器的输出端与滤波器的一个输入端连接，第二寄存器的输出端与减法器的一个输入端连接，减法器的输出端分别与第三寄存器的输入端、滤波器的第二输入端和变步长因子计算电路的输入端连接，变步长因子计算电路的输出端与滤波器的第三输出端连接，滤波器的输出端与减法器的另一输入端连接；所述变步长因子计算电路由乘法器1、乘法器2、乘法器3、加法器1、减法器1、除法器1和分频器构成；所述乘法器1、乘法器2、加法器1、除法器1、减法器1和乘法器3依次连接，所述分频器与除法器1连接，所述乘法器1与减法器连接，所述乘法器3与滤波器连接；所述分频器由计数器、比较器1、比较器2、反相器和D触发器1构成；所述计数器的输出端与比较器1的输入端和比较器2的输入端连接，所述比较器1的输出端与反相器的输入端连接，所述反相器的输出端与D触发器1的ce管脚连接，所述比较器2的输出端与D触发器1的d管脚连接，所述比较器1的输出端与计数器的clr管脚连接，D触发器1的输出端与除法器1连接；所述滤波器由L个LMS_tap和L个加法器构成；所述L个LMS_tap的结构相同且依次连接；L个LMS_tap中的第i个LMS_tap即LMS_tapi由乘法器4、加法器2、与门、D触发器2、D触发器3和乘法器5构成，所述乘法器4、加法器2、与门、D触发器2和乘法器5依次连接；所述D触发器2与加法器2连接；所述LMS_tapi中的乘法器4、乘法器5和D触发器3均与L个LMS_tap中的第(i‑1)个LMS_tap即LMS_tap(i‑1)中的D触发器3连接，L个LMS_tap中的第(i+1)个LMS_tap即LMS_tap(i+1)中的乘法器4、乘法器5和D触发器3均与LMS_tapi中的D触发器3连接；所述L个加法器依次连接，LMS_tapi中的乘法器5与L个加法器中的第i个加法器即加法器3‑i连接；其中：L为≥1的自然数，1≤i≤L；LMS_tap1中的乘法器4与第一寄存器连接，LMS_tap1中的D触发器3与第一寄存器连接，LMS_tap1中的乘法器5与第一寄存器连接；L个LMS_tap中的乘法器4均与变步长因子计算电路中的乘法器3连接，L个LMS_tap中的乘法器4均与减法器连接，L个加法器中的第L个加法器即加法器3‑L与减法器连接。 |
