| 主权项 |
1.一种集成电路的低功耗测试图形生成器，包括线性反馈移位寄存器，线性移相器，Johnson计数器，异或门网络；所述线性反馈移位寄存器的时钟频率为f<sub>1</sub>，生成序列Q＝[Q<sub>1</sub>Q<sub>2</sub>...Q<sub>m</sub>]，其中m为自然数；所述线性移相器的输出序列S＝[S<sub>1</sub>S<sub>2</sub>...S<sub>m</sub>S<sub>m+1</sub>...S<sub>N</sub>]，其是将线性反馈移位寄存器生成的序列扩展为N位而成，其中N为自然数，且N＞m，所述Johnson计数器的时钟频率为f<sub>2</sub>，其生成序列J＝[J<sub>1</sub>J<sub>2</sub>...J<sub>l</sub>]，其中l为自然数；N＞l；所述异或门网络输出测试序列X＝[X<sub>1</sub>X<sub>2</sub>...X<sub>m</sub>X<sub>m+1</sub>...X<sub>N</sub>]，其中[X<sub>1</sub>X<sub>2</sub>...X<sub>l</sub>X<sub>l+1</sub>...X<sub>N</sub>]为被测集成电路的组合逻辑电路部分的测试序列，[X<sub>1</sub>X<sub>2</sub>...X<sub>l</sub>]为被测集成电路的扫描链输入序列；所述线性反馈移位寄存器、线性移相器、Johnson计数器以及异或门网络满足以下逻辑关系：(a)S＝VQ 其中V为根据线性反馈移位寄存器的本原多项式确定的变换矩阵；<maths num="0001"><![CDATA[<math><mrow><mrow><mo>(</mo><mi>b</mi><mo>)</mo></mrow><mo>,</mo><mo>[</mo><msub><mi>X</mi><mn>1</mn></msub><msub><mi>X</mi><mn>2</mn></msub><mo>.</mo><mo>.</mo><mo>.</mo><msub><mi>X</mi><mi>l</mi></msub><mo>]</mo><mo>=</mo><mo>[</mo><msub><mi>J</mi><mn>1</mn></msub><msub><mi>J</mi><mn>2</mn></msub><mo>.</mo><mo>.</mo><mo>.</mo><msub><mi>J</mi><mi>l</mi></msub><mo>]</mo><mo>⊕</mo><mo>[</mo><msub><mi>S</mi><mn>1</mn></msub><msub><mi>S</mi><mn>2</mn></msub><mo>.</mo><mo>.</mo><mo>.</mo><msub><mi>S</mi><mi>l</mi></msub><mo>]</mo></mrow></math>]]></maths>[X<sub>l+1</sub>X<sub>l+2</sub>...X<sub>N</sub>]＝[X<sub>l+1</sub>S<sub>l+2</sub>...S<sub>N</sub>]；其特征在于，所述Johnson计数器为可重构Johnson计数器，所述可重构Johnson计数器包含依次首尾串接的l个D触发器，一个二输入多路选择器，一个二输入与门逻辑电路，以及TPG_MOD使能控制端和Init使能控制端；多路选择器的输出端连接第一个D触发器的输入端，其输入端分别连接第l个D触发器的<img file="FSB00000507033600012.GIF" wi="39" he="63" />输出端和与门逻辑电路的输出端；第l个D触发器的Q输出端和Init使能控制端分别连接到与门逻辑电路的两个输入端；TPG_MOD使能控制端控制多路选择器的选择输出；l个D触发器的Q输出构成可重构Johnson计数器的生成序列J＝[J<sub>1</sub>J<sub>2</sub>...J<sub>l</sub>]。 |
