适用于H.264和HEVC视频标准的CABAC硬件解码器架构

摘要

本发明属于数字视频信号编解码技术领域，具体为一种适用于H.264和HEVC视频标准的CABAC硬件解码器架构。本发明的CABAC硬件解码器架构中，HEVC和H.264可以复用如下四个硬件模块：HEVC或H.264解码过程中用到的相邻块信息存储在共用的存储单元；HEVC和H.264标准中的上下文变量保存在另一个共用的存储单元中；HEVC和H.264标准共用同一个算术编码解码器；二值化匹配器中的通用模块。HEVC和H.264中无法共用的硬件单元包括如下两个部分：某些二值化字符串匹配模块，H.264和HEVC按照各自的标准设计的控制状态机。本发明可以有效降低硬件资源开销。

主权项

适用于H.264和HEVC视频标准的CABAC硬件解码器架构，主要包含如下几个模块：（1）相邻块信息存取模块；（2）上下文模型储存模块，（3）算术解码器，（4）二值化匹配器；其特征在于： （1）片上存储单元的复用：需要在解码的时候实时更新的相邻块信息和上下文模型信息存储在片上，在硬件设计中采用片上SRAM作为存储单元；HEVC和H.264的CABAC硬件解码器完全复用此SRAM；（2）组合逻辑运算单元的复用：HEVC和H.264使用的算术解码器完全复用，而二值化匹配器对于绝大部分码字都是相同的，只有很少几个码字需要独立的二值化匹配器，因此组合逻辑运算单元在很高程度上复用；对于HEVC和H.264两个标准中的不同之处，也给出相应的无法复用、需要独立设计的硬件模块。