降低集成电路电感值的系统和方法

摘要

本发明公开了一种降低集成电路电感值的系统及方法。该系统及方法包含：提供一第一差动线，其包含一第一输入和一第一输出，该第一差动线包含至少两条并联耦合的接线或迹线。该系统及方法还包含提供一第二差动线，其包含一第二输入和一第二输出，该第二差动线包含至少两条并联耦合的接线或迹线，该第一差动线和该第二差动线具有相反的极化方向。该系统及方法进一步包含交叉耦合该第一输入和该第二输入，并交叉耦合该第一输出和该第二输出以减少所述接线或迹线造成的电感值。根据本发明的一技术利用耦合因子K以降低电感值。通过改变所述差动接线或迹线的输入顺序，所述接线或迹线的电磁耦合因子K可用以降低线的电感值。

主权项

一种降低集成电路电感值的方法，包含：提供一第一差动线，包含一第一输入和一第一输出，该第一差动线包含至少两条并联耦合的接线或迹线；提供一第二差动线，包含一第二输入和一第二输出，该第二差动线包含至少两条并联耦合的接线或迹线，该第一差动线和该第二差动线具有相反的极化方向；以及交叉耦合该第一输入和该第二输入，并交叉耦合该第一输出和该第二输出以减少所述接线或迹线造成的电感值。