发明名称 | 多端口混合基FFT | ||
摘要 | 本专利申请涉及多端口混合基FFT,具体提出了一种用于执行快速傅立叶变换(FFT)的处理器,包括:至少一个基2蝶形结构;至少一个基4蝶形结构;缓冲结构,其用于输入数据流并且存储从所述基2蝶形结构和所述基4蝶形结构输出的数据;FFT逻辑,其被配置为通过将数据流交替地耦合到所述基2蝶形结构的输入或所述基4蝶形结构的输入,在多级中对所述数据流执行FFT,其中,取决于所选择的输入,所述FFT逻辑能够执行至少两种不同分辨率的快速傅立叶变换;以及地址生成逻辑,其被配置为通过对顺序计数器的比特进行重新排列,生成在所述多级期间用于所述缓冲结构的缓冲地址,以及其中,所述缓冲结构是以并行成对配置来构造的,以使得在第一分辨率下对所述基4蝶形结构的寻址可重用于在第二分辨率下对所述基2蝶形结构的寻址。本专利申请还提出了用于执行快速傅立叶变换(FFT)的方法和装置。 | ||
申请公布号 | CN102541812A | 申请公布日期 | 2012.07.04 |
申请号 | CN201110386777.2 | 申请日期 | 2007.04.27 |
申请人 | 高通股份有限公司 | 发明人 | G·W·施 |
分类号 | G06F17/14(2006.01)I | 主分类号 | G06F17/14(2006.01)I |
代理机构 | 永新专利商标代理有限公司 72002 | 代理人 | 张立达;王英 |
主权项 | 一种用于执行快速傅立叶变换(FFT)的处理器,包括:至少一个基2蝶形结构;至少一个基4蝶形结构;缓冲结构,其用于输入数据流并且存储从所述基2蝶形结构和所述基4蝶形结构输出的数据;FFT逻辑,其被配置为通过将数据流交替地耦合到所述基2蝶形结构的输入或所述基4蝶形结构的输入,在多级中对所述数据流执行FFT,其中,取决于所选择的输入,所述FFT逻辑能够执行至少两种不同分辨率的快速傅立叶变换;以及地址生成逻辑,其被配置为通过对顺序计数器的比特进行重新排列,生成在所述多级期间用于所述缓冲结构的缓冲地址,以及其中,所述缓冲结构是以并行成对配置来构造的,以使得在第一分辨率下对所述基4蝶形结构的寻址可重用于在第二分辨率下对所述基2蝶形结构的寻址。 | ||
地址 | 美国加利福尼亚 |