| 发明名称 | 功率半导体装置的制造方法 | ||
| 摘要 | 本发明涉及功率半导体装置的制造方法。在第一层(2)上形成具有多个开口部的掩模层。通过使用掩模层导入杂质，从而在第一层(2)上形成具有与第一导电型不同的第二导电型的第二层(5)。通过使用掩模层导入杂质，从而在第二层(5)上形成具有第一导电型的第三层(7)。通过使用至少包含掩模层的蚀刻掩模进行蚀刻，形成贯通第二层(5)和第三层(7)并到达第一层(2)的沟槽(10)。形成覆盖沟槽(10)的侧壁的栅极绝缘膜(11)。在栅极绝缘膜(11)上形成填充沟槽(10)的沟槽栅(12)。 | ||
| 申请公布号 | CN101901765B | 申请公布日期 | 2012.07.04 |
| 申请号 | CN200910221781.6 | 申请日期 | 2009.11.16 |
| 申请人 | 三菱电机株式会社 | 发明人 | 楢崎敦司 |
| 分类号 | H01L21/336(2006.01)I;H01L21/331(2006.01)I;H01L21/027(2006.01)I;H01L21/266(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 72001 | 代理人 | 闫小龙;李家麟 |
| 主权项 | 一种功率半导体装置的制造方法，其中，具备：准备半导体衬底的工序，该半导体衬底具有一方的主面和另一方的主面，并且包含第一层，该第一层具有第一导电型并在所述一方的主面侧配置；在所述第一层上形成具有多个开口部的掩模层的工序；通过使用所述掩模层导入杂质，从而在所述第一层上形成具有与所述第一导电型不同的第二导电型的第二层的工序；通过使用所述掩模层导入杂质，从而在所述第二层上形成具有所述第一导电型的第三层的工序；通过使用至少包含所述掩模层的蚀刻掩模进行蚀刻，形成贯通所述第二层和所述第三层并到达所述第一层的沟槽的工序；形成覆盖所述沟槽的侧壁的栅极绝缘膜的工序；以及在所述栅极绝缘膜上形成填充所述沟槽的沟槽栅的工序。 | ||
| 地址 | 日本东京都 | ||