半导体存储器件

摘要

一种半导体存储器件，包括：连接到数据输入/输出端DQ的FIFO块；并行输入和输出经由数据输入/输出端DQ连续地输入和输出的n位数据的时分传输电路；在该时分传输电路和FIFO块之间执行数据传输的数据总线RWBS；以及设置突发长度的模式寄存器。当对该模式寄存器可设置的最小突发长度是m(＜n)时，该时分传输电路使用数据总线，与突发长度无关地以m位为单位执行数据传输。由此，可以在不执行突发突变的条件下，将突发长度设置得小于预取数目。

主权项

一种半导体存储器件，包括：FIFO块，并行锁存m位或者n位数据组，将所述数据组从并行转换成为串行，并且从数据输入/输出端串行输出所述数据组；被分成第一和第二组的存储单元阵列；传输电路，在所述FIFO块和所述存储单元阵列之间，并行传输将要从所述数据输入/输出端突发输出的n位数据组，其中n大于m；M位数据总线，用于在所述传输电路和所述FIFO块之间执行数据传输操作；模式寄存器，用于设置突发长度；以及主放大器，输出来自所述存储单元阵列的每一组的n位数据组，其中模式寄存器可设置的最小突发长度是m，所述传输电路使用所述数据总线与所述突发长度无关地以m位为单元执行所述数据传输操作，所述传输电路通过从所述主放大器输出的n位数据的每一组中选择m位数据，当设置在模式寄存器中的突发长度是n时，所述传输电路经由所述数据总线每次m位地顺次地提供属于第一组的n位数据到所述FIFO块，以及当设置在模式寄存器中的突发长度是m时，所述传输电路经由所述数据总线顺次地提供从属于不同组的存储单元阵列读出的选自所述n位数据中的m位数据的每一个到所述FIFO块。