一种高效读取的串行Flash缓冲器控制电路

摘要

一种高效读取的串行Flash缓冲器控制电路，包括缓冲器模块，用于Flash数据的预读取和缓存，所述控制电路还包括：地址命中算法逻辑模块，用于判断处理器访问的数据是否存在于缓冲器模块内；数据有效算法逻辑模块，用于判断缓冲器模块中数据是否有效。采用本发明的技术方案后，解决传统串行Flash访问效率不高，难以直接运行代码的问题，且节省了RAM和Pad额外的开销，从而降低了芯片设计成本。

主权项

一种高效读取的串行Flash缓冲器控制电路，包括缓冲器模块，用于Flash数据的预读取和缓存，其特征在于，所述控制电路还包括：地址命中算法逻辑模块，用于判断处理器访问的数据是否存在于缓冲器模块内；数据有效算法逻辑模块，用于判断缓冲器模块中数据是否有效。