并行反馈进位加法器及其实现方法

摘要

本发明公开了一种并行反馈进位加法器及其实现方法。该并行反馈进位加法器包括并行排列依次级联的多个半加器，每一个半加器具有2个输入端和2个输出端：2个输入端分别为被加数端和加数端，分别与被加数位和加数位相接，2个输出端分别为和端和进位端；每一个半加器的被加数位与和端相接；除最高位半加器外，每一个半加器的进位端(C)与相邻的高位半加器的加数位相接；最后一个半加器的进位端作为整个并行反馈进位加法器的进位端；所有半加器的和端从高位到低位依次组合形成整个并行反馈进位加法器的总和端。本发明的并行反馈进位加法器，是一种异步电路加法器，与传统加法器相比，具有最小的面积和最快的运算速度。

主权项

一种并行反馈进位加法器，其特征在于，包括并行排列依次级联的多个半加器，每一个半加器具有2个输入端和2个输出端：2个输入端分别为被加数端和加数端，分别与被加数位(A)和加数位(B)相接，2个输出端分别为和端(S)和进位端(C)；每一个半加器的被加数位(A)与和端(S)通过用于输出被加数位的二选一逻辑单元相接：即该半加器的被加数位(A)、和端(S)和该半加器的被加数端分别接该用于输出被加数位的二选一逻辑单元的第一输入端、第二输入端和输出端；该用于输出被加数位的二选一逻辑单元的控制端接外部控制信号；除最高位半加器外，每一个半加器的进位端(C)与相邻的高位半加器的加数位通过用于输出加数位的二选一逻辑单元相接，即该半加器的进位端(C)、相邻的高位半加器的加数位、该相邻的高位半加器的加数端分别接用于输出加数位的二选一逻辑单元的第一输入端、第二输入端和输出端；该用于输出加数位的二选一逻辑单元的控制端接外部控制信号；最后一个半加器的进位端作为整个并行反馈进位加法器的进位端；所有半加器的和端从高位到低位依次组合形成整个并行反馈进位加法器的总和端。