发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明涉及半导体装置及其制造方法。在半导体装置中,在衬底(50)内形成有N型杂质区域(1)。P型表面降场层(18)在N型杂质区域(1)内的衬底(50)上表面形成。P型阱(2)与P型表面降场层(18)相比具有高杂质浓度,并且在N型杂质区域(1)内的衬底(50)上表面中与P型表面降场层(18)接触而形成。第一高压侧板(8)与N型杂质区域(1)电连接,并且第一低压侧板(7)与P型杂质区域(2)电连接。下部场板(20)在与衬底(50)之间能够形成下部电容耦合。上部场板(17)在与下部场板(20)相比从衬底(50)离开的位置形成,并且在与下部场板(20)之间能够形成比下部电容耦合的电容大的上部电容耦合。 |
申请公布号 |
CN101859769B |
申请公布日期 |
2012.07.04 |
申请号 |
CN201010134596.6 |
申请日期 |
2010.03.15 |
申请人 |
三菱电机株式会社 |
发明人 |
高桥彻雄;大月高实 |
分类号 |
H01L27/06(2006.01)I;H01L29/92(2006.01)I;H01L29/06(2006.01)I;H01L21/77(2006.01)I;H01L21/02(2006.01)I |
主分类号 |
H01L27/06(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
闫小龙;王丹昕 |
主权项 |
一种半导体装置,其中,具备:衬底,具有主表面;第一导电型的第一杂质区域,在所述衬底内形成;第二导电型的表面降场层,在所述第一杂质区域内的所述主表面形成;第二导电型的第二杂质区域,与所述表面降场层相比具有高杂质浓度,并且在所述第一杂质区域内的所述主表面中与所述表面降场层接触而形成;以及多个场板,在所述多个场板中至少一个与所述第一杂质区域电连接,并且在所述多个场板中至少另一个与所述第二杂质区域电连接,所述多个场板包含下部场板和上部场板,能够在所述下部场板与所述衬底之间形成下部电容耦合,所述上部场板在与所述下部场板相比从所述衬底离开的位置形成,并且能够在所述上部场板与所述下部场板之间形成具有比所述下部电容耦合的电容大的电容的上部电容耦合。 |
地址 |
日本东京都 |