用于亚阈值电路的D触发器电路结构

摘要

本发明提供一种用于亚阈值电路的D触发器电路结构，在传统的mC2MOS结构上进行了调整，主级反相器和从级反相器分别移到主级反馈环路单元和从级反馈环路单元的输入到输出的数据通路上，从而将主级反馈环路单元和从级反馈环路单元输出端均与时钟信号分开，从而使主级第一类钟控互补单元和从级第一类钟控互补单元中的时钟信号不再直接影响其输出端从而消除了输出结果的毛刺，使电路输出更加稳定；同时，通过增大了NMOS管和PMOS管的宽长比，增大上拉电路的工作电流，避免了工艺偏差和温度的影响的缺点。

主权项

一种用于亚阈值电路的D触发器电路结构，包括串联连接的结构相同的两个触发单元以及时钟信号控制单元，所述两个触发单元分别为主级触发单元和从级触发单元，其特征在于，所述主级触发单元包括串联连接的主级传输单元和主级反馈环路单元，所述主级传输单元包括主级第一类钟控互补单元，所述主级反馈环路单元由主级第二类钟控互补单元和主级反相器串联形成环路，所述主级第一类钟控互补单元的输入端作为主级输入端，主级第一类钟控互补单元的输出端连接于所述主级第二类钟控互补单元和主级反相器相连的一端，所述主级第二类钟控互补单元和主级反相器相连的另一端作为主级输出端；所述从级触发单元包括串联连接的从级传输单元和从级反馈环路单元，所述从级传输单元包括从级第一类钟控互补单元，所述从级反馈环路单元由从级第二类钟控互补单元和从级反相器串联形成环路，所述从级第一类钟控互补单元的的输入端作为主级输入端，从级第一类钟控互补单元的输出端连接于所述从级第二类钟控互补单元和从级反相器相连的一端，所述从级第二类钟控互补单元和从级反相器相连的另一端作为从级输出端；所述时钟信号控制单元用于产生时钟信号，所述主级第一类钟控互补单元、从级第一类钟控互补单元、主级第二类钟控互补单元与从级第二类钟控互补单元均接收时钟信号。