| 发明名称 | 非易失性存储器件及其制造方法 | ||
| 摘要 | 本发明公开了一种非易失性存储器件及其制造方法，所述非易失性存储器件包括存储串，所述存储串包括串联耦接的多个存储器单元。所述非易失性存储器件包括：存储串，其包括第一半导体层和第二导电层，第一半导体层与第二导电层之间具有存储器栅绝缘层；第一选择晶体管，其包括与第一半导体层的一端耦接的第二半导体层；第二选择晶体管，其包括与第一半导体层的另一端耦接的第三半导体层；以及第四半导体层，其与没有设置第二导电层的区域中的第一半导体层接触。 | ||
| 申请公布号 | CN102544018A | 申请公布日期 | 2012.07.04 |
| 申请号 | CN201110405606.X | 申请日期 | 2011.12.08 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 李相范 |
| 分类号 | H01L27/115(2006.01)I;H01L21/8247(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人 | 郭放;张文 |
| 主权项 | 一种非易失性存储器件，所述非易失性存储器件包括存储串，所述存储串包括串联耦接的多个存储器单元，所述非易失性存储器件包括：所述存储串，所述存储串包括第一半导体层和第二导电层，所述第一半导体层与所述第二导电层之间具有存储器栅绝缘层；第一选择晶体管，所述第一选择晶体管包括与所述第一半导体层的一端耦接的第二半导体层；第二选择晶体管，所述第二选择晶体管包括与所述第一半导体层的另一端耦接的第三半导体层；以及第四半导体层，所述第四半导体层与没有设置所述第二导电层的区域中的所述第一半导体层接触。 | ||
| 地址 | 韩国京畿道 | ||