发明名称 形成绝缘体上碳硅-锗硅异质结1T-DRAM结构的方法及形成结构
摘要 本发明提供一种形成绝缘体上碳硅-锗硅异质结1T-DRAM结构的方法,包括由该方法所形成的1T-DRAM结构,1T-DRAM结构包括:一半导体基板、一埋氧层,所述埋氧层覆盖在半导体基板上;一P型硅层,所述P型硅层覆盖在埋氧层上,所述P型硅层上设有由STI分隔开的NMOS器件,其中所述NMOS器件中的沟道为P型SiGe,所述NMOS器件中的源区为N+-SiC、漏区为N+-SiGe。本发明与现有技术相比,形成基于P-SiGe体区+N+-SiC源区+N+-SiGe漏区的1T-DRAM单元可以有效降低工作电压,同时又增大了读“0”和读“1”之间输出电流差额,即可增大了信号裕度。
申请公布号 CN102543882A 申请公布日期 2012.07.04
申请号 CN201110349874.4 申请日期 2011.11.08
申请人 上海华力微电子有限公司 发明人 黄晓橹;陈玉文
分类号 H01L21/8242(2006.01)I;H01L27/108(2006.01)I 主分类号 H01L21/8242(2006.01)I
代理机构 上海新天专利代理有限公司 31213 代理人 王敏杰
主权项 一种形成绝缘体上碳硅‑锗硅异质结1T‑DRAM结构的方法,其特征在于,包括以下顺序步骤:步骤1:在SOI晶片上淀积一层硬掩膜层,对所述硬掩膜层进行光刻和刻蚀,在硬掩膜层上形成第一开口,所述第一开口中暴露出P型硅层;步骤2:对第一开口中暴露出的P型硅层进行刻蚀,刻蚀至埋氧层上仅存一薄层P型硅层为止;步骤3:对第一开口内进行SiGe选择性外延生长,使第一开口内生长满Si1‑xGex层,其中X为介于1和0之间且不包括0的数字;步骤4:刻蚀除去除硬掩膜层,对整个晶片表面进行全局化的氧化处理,待Si1‑xGex层中锗含量达到设定摩尔比后停止氧化;步骤5:刻蚀除去由于氧化在P型硅板上形成的SiO2层,并在露出P型硅片和P‑SiGe层的表面外延一层Si薄膜层;步骤6:在晶片上制备浅槽隔离和NMOS器件,所述NMOS器件中形成N+‑SiC源区和N+‑SiGe漏区;步骤7:在晶片上覆盖一层光刻胶层,对光刻胶层进行光刻形成第二开口,所述第二开口中暴露出N+‑SiC源区;对第二开口中进行碳离子注入;步骤8:去除晶片上多余光刻胶,进行退火工艺激活注入离子,形成N+‑SiC源区。
地址 201210 上海市浦东新区张江高科技园区高斯路568号