发明名称 |
半导体存储装置 |
摘要 |
一种半导体存储装置,能够通过节省空间而使得比以往设置更多的逻辑电路以及熔丝断路器。该半导体存储装置分别包含经由熔丝露出窗向外部露出且相互并列设置的多个熔丝片的多个熔丝断路器,所述多个熔丝断路器在栅极阵列的附近被纵向配置,并且电源布线和接地布线沿着该熔丝片的并列设置方向延伸,并为了配置熔丝断路器而活用了该栅极阵列的附近的空间。 |
申请公布号 |
CN102543201A |
申请公布日期 |
2012.07.04 |
申请号 |
CN201110432441.5 |
申请日期 |
2011.12.21 |
申请人 |
拉碧斯半导体株式会社 |
发明人 |
大塚雅之 |
分类号 |
G11C17/16(2006.01)I;H01L23/525(2006.01)I;H01L27/02(2006.01)I |
主分类号 |
G11C17/16(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
李伟;王轶 |
主权项 |
一种半导体存储装置,具有:存储器单元阵列,由多个存储器单元构成;多个熔丝断路器,各自包含与电源布线以及接地布线分别连接且经由熔丝露出窗向外部露出并相互并列设置的多个熔丝片,并分别存储由所述熔丝片的选择性切断状态所确定的不良存储器地址;选择电路,根据访问所述存储器单元之一的访问信号所表示的存储器地址与所述不良存储器地址的比较,选择所述存储器单元中的一个;栅极阵列,接受电源电位以及接地电位的供给,对与由所述选择电路选择的存储器单元对应的数据进行处理,其特征在于,所述多个熔丝断路器沿纵向配置在所述栅极阵列的附近,所述电源布线和所述接地布线沿着所述熔丝片的并列设置方向延伸,该半导体存储装置包括:附加图案,与所述电源布线以及所述接地布线中的、离所述栅极阵列较远的一侧的布线等电位地连接,且避开所述熔丝露出窗;供给布线,将所述附加图案的电位向所述栅极阵列供给。 |
地址 |
日本东京都 |