| 摘要 |
本发明之半导体装置110系具有复数个记忆体单元区块，该记忆体单元区块包括复数个用以记忆既定量资料的记忆体单元。其构成为：各个记忆体单元区块的输入数及输出数为3个以上，在内部包括相对于前述记忆体单元的2个读出位址解码器，将用以对既定的位址输入输出所希望之逻辑值的真值表资料记忆在记忆体单元，且作为逻辑电路进行动作。此外，记忆体单元系对应2个读出位址解码器具有2条读出字元线，当施加有该2条读出字元线之双方的电压时，由读出资料线读出此时所保持的资料。再者，记忆体单元区块彼此之间系以将来自1个记忆体单元区块的3个以上的输出输入至3个以上之其他记忆体单元区块的方式相连接。 |
