发明名称 | 避免在相位内插电路中时钟切换造成脉冲的方法及装置 | ||
摘要 | 本发明为避免在相位内插电路中时钟切换造成脉冲的方法及装置,其在相位切换过程中,将输出相位全部选择在未发生相位切换的时钟相位上,从而避免了时钟切换带来的脉冲对输出时钟的影响。相较于传统通过控制时钟切换时序来实现去除脉冲的做法,本发明进一步利用相位旋转器的改善来消除输出时钟的脉冲,实现相位内插电路的无脉冲相位切换。 | ||
申请公布号 | CN101854162B | 申请公布日期 | 2012.06.27 |
申请号 | CN201010136467.0 | 申请日期 | 2010.03.12 |
申请人 | 瑞昱半导体股份有限公司 | 发明人 | 刘烨 |
分类号 | H03K5/13(2006.01)I | 主分类号 | H03K5/13(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 史新宏 |
主权项 | 一种避免在一相位内插电路中时钟切换造成脉冲的方法,其包括:提供一参考信号;产生多组对该参考信号的相关相位信号;选取该多组对该参考信号的相关相位信号中依序为一第一相位信号、一第二相位信号以及一第三相位信号的三个相邻信号;输入该第一相位信号及该第二相位信号至该相位内插电路的二输入端以按一第一比例产生一第一相位内插信号;判断该第一相位信号或该第三相位信号是否为高电压;若是,同时输入该第二相位信号至该相位内插电路的该二输入端以产生一瞬时相位内插信号;若否,则直接执行下一步;以及输入该第二相位信号及该第三相位信号至该相位内插电路的该二输入端以按一第二比例产生一第二相位内插信号。 | ||
地址 | 中国台湾新竹科学园区 |