队列乱序的芯片模拟方法及系统

摘要

本发明提供一种队列乱序的芯片模拟方法及系统，其中方法包括以下步骤：对队列标志、队列宽度、队列深度、元素生存周期进行配置；使元素按顺序依次入队；选择队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的元素；检查队列元素总个数或有效元素个数。本发明提供了一种通用的乱序机制，可以较为贴切的模拟各种仲裁器，流量控制器的行为，方便高性能芯片的功能验证。

主权项

一种队列乱序的芯片模拟方法，其特征在于，包括以下步骤：S10，对队列标志、队列宽度、队列深度、元素生存周期进行配置；S20，使元素按顺序依次入队；S30，选择队列元素连续一位、多位匹配查询或队列元素非连续位匹配查询中的一种查询队列元素；S40，选择顺序出队、随机出队、首次匹配出队、随机匹配出队及丢弃匹配出队中的一种来挑选需要移出队列的元素；S50，检查队列元素总个数或有效元素个数。