总线系统、对低速总线设备进行读写操作的方法及装置

摘要

本发明公开了一种总线系统、对低速总线设备进行读写操作的方法及装置，通过在现有的总线系统中加入逻辑器件，在处理器需要访问低速总线设备时，可以以高速时序访问该逻辑器件，即以高速时序向该逻辑器件发送读操作控制信号或写操作控制信号，由该逻辑器件将高速时序实时地转化为基于与被访问的低速总线设备相应的低速时序，并以此来访问该低速总线设备，在此过程中，逻辑器件根据处理器发送的读操作控制信号或写操作控制信号完成相应的处理。根据该技术方案，可以实现处理器以高速时序访问低速总线设备，在保证实时性的基础上减少了处理器访问低速总线设备耗费的总线周期，从而提高了总线带宽，使总线系统的性能得到优化。

主权项

一种总线系统，其特征在于，包括中央处理器、逻辑器件以及低速总线设备：所述中央处理器，用于向所述逻辑器件发送第一读数据控制信号以及向第一地址总线发送用于指示读取的数据所在地址的地址信号；在经过设定时长后，再次向所述逻辑器件发送所述第一读数据控制信号以及向第一地址总线发送所述地址信号，并获取所述逻辑器件发送到第一数据总线上的数据；其中，所述第一读数据控制信号以及所述地址信号以第一时序关系发送；首次发送的第一读数据控制信号用于指示逻辑器件从低速总线设备中获取数据，再次发送的第一读数据控制信号用于获取逻辑器件从低速总线设备中获取的数据；所述逻辑器件，用于在接收到所述中央处理器发送的第一读数据控制信号后，锁存第一地址总线上传输的地址信号，并确定所述第一读数据控制信号指示读取的数据是否存储在本地寄存器中，若是，则将所述寄存器中存储的数据发送到第一数据总线上；若否，则向所述第一读数据控制信号指示读取数据的低速总线设备发送第二读数据控制信号以及向第二地址总线发送锁存的所述地址信号，并获取所述低速总线设备发送到第二数据总线上的数据并存储在本地寄存器中，其中，所述第二读数据控制信号以及锁存的所述地址信号以第二时序关系发送，并且所述第二时序包括的总线周期数大于所述第一时序包括的总线周期数；所述低速总线设备，用于在接收所述逻辑器件发送的第二读数据控制信号后，获取第二地址总线上传输的地址信号，并将从所述地址信号指示的地址中读取的数据发送到第二数据总线上。