发明名称 用于半导体的接地屏蔽
摘要 一种诸如RF LDMOS的半导体器件(310),其具有接地屏蔽(100),该接地屏蔽具有一对堆叠的金属层(216、230)。第一金属层(216)沿着半导体器件的长度延伸并在半导体器件本体的上表面上形成。该第一层具有一系列规则地间隔开的横向第一狭槽(222)。与第一金属层同延的并位于其上的第二金属层(230)具有一系列规则地间隔开的横向第二狭槽(232)。第二狭槽覆盖第一狭槽之间的间隔,并且第二金属层的连续部分覆盖第一狭槽。狭槽基本上与在接地屏蔽上延伸的导线(500)平行。接地屏蔽不仅限于两个金属层。接地屏蔽具有促进自动设计的重复单元设计(250)。
申请公布号 CN101336569B 申请公布日期 2012.06.27
申请号 CN200680052189.2 申请日期 2006.12.11
申请人 飞思卡尔半导体公司 发明人 任晓伟;R·A·普里奥;D·J·雷米
分类号 H01L23/552(2006.01)I;H05K9/00(2006.01)I 主分类号 H01L23/552(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 秦晨
主权项 一种用于包括一组导线的类型的半导体器件的接地屏蔽,其包括:在半导体本体上的第一金属层,该第一金属层中包括一系列规则地间隔开的横向第一狭槽;和在第一金属层之上的第二金属层,该第二金属层中包括一系列规则地间隔开的横向第二狭槽,该第二狭槽覆盖第一狭槽之间的间隔,并且第二金属层覆盖第一狭槽;其中所述第一金属层和第二金属层中的每一个是电邻接的并且该组导线在所述第一金属层和第二金属层上方使得所述第一金属层和第二金属层形成对于该导线的接地屏蔽。
地址 美国得克萨斯