发明名称 基于FPGA单处理器的光纤接口多轴运动控制系统
摘要 一种电机控制技术领域的基于FPGA单处理器的光纤接口多轴运动控制系统,包括:FPGA控制模块、计算机总线通讯模块、现场总线光纤通讯模块、D/A转换放大以及脉冲输出后处理模块、光电编码器采样预处理模块、IO输入输出模块、电源模块、时钟发生模块以及FPGA配置模块,本发明具备现场总线光纤通讯接口的运动控制系统。本发明采用FPGA单处理器实现光电编码器采样、闭环控制计算、DA信号输出预处理、脉冲控制信号输出预处理、IO信号输入输出预处理、与计算机总线或现场总线光纤通讯模块通讯等功能,同时提供了一种通用的现场总线光纤通讯接口方案。
申请公布号 CN102004468B 申请公布日期 2012.06.27
申请号 CN201010533784.6 申请日期 2010.11.07
申请人 上海交通大学 发明人 赵欢;熊振华;吴建华;丁汉;盛鑫军
分类号 G05B19/414(2006.01)I 主分类号 G05B19/414(2006.01)I
代理机构 上海科盛知识产权代理有限公司 31225 代理人 赵志远
主权项 一种基于FPGA单处理器的光纤接口多轴运动控制系统,其特征在于,包括:FPGA控制模块、计算机总线通讯模块、现场总线光纤通讯模块、D/A转换放大以及脉冲输出后处理模块、光电编码器采样预处理模块、IO输入输出模块、电源模块、时钟发生模块以及FPGA配置模块,其中:FPGA控制模块通过数据总线、地址总线和控制线分别与计算机总线通讯模块以及现场总线光纤通讯模块相连接并实现数据通讯,反馈信号或者控制信号通过现场总线光纤接口收发,FPGA控制模块通过串行通道或IO通道与D/A转换放大以及脉冲输出后处理模块连接并传输数字量控制信号,FPGA控制模块通过IO通道接收经过光电编码器采样预处理模块转换之后的光电编码器脉冲信号并在FPGA控制模块内部实现对脉冲个数的鉴相倍频和累加计数,FPGA通过IO通道以及数据总线、控制线实现与IO输入输出模块连接并访问外部的IO接口,FPGA控制模块分别与电源模块和时钟发生模块连接来获得电源以及时钟信号,FPGA控制模块与FPGA配置模块连接实现从计算机接收对FPGA的配置,计算机总线通讯模块通过计算机总线与计算机相连接并传输运动控制系统的反馈或者上位机的命令信息,现场总线光纤通讯模块通过光纤与其他运动控制节点相连接并传输节点之间的控制及测量信息,D/A转换放大以及脉冲输出后处理模块与各轴伺服驱动器相连接并传输模拟电压或者脉冲控制信号,光电编码器采样预处理模块与电机的光电编码器相连接并接收差分编码器信号,IO输入输出模块输出IO信息,FPGA配置模块通过配置线缆与计算机相连接并向FPGA传输配置信息;所述的FPGA控制模块包括:中央处理器、D/A转换预处理模块、脉冲输出预处理模块、光电编码器采样后处理模块、IO信号滤波与回零捕获模块、时钟倍频模块、双口RAM模块和现场总线通讯预处理模块,其中:中央处理器向D/A转换预处理模块发送符合SPI同步串口协议的多轴控制信号,D/A转换预处理模块将多轴控制信号转化为符合串行D/A转换芯片需要的控制信号,中央处理器向脉冲输出预处理模块发送并行数据信号,脉冲输出预处理模块与脉冲输出后处理 模块相连接并传输PULSE和DIRECTION脉冲信号,光电编码器采样后处理模块从光电编码器采样预处理模块上获取电机各伺服轴的状态信号并进行鉴相倍频和累加计数后输出至中央处理器从而获得电机当前的实际位置,IO信号滤波与回零捕获模块负责周期性访问外部IO输入输出模块获取各IO的实际状态并进行抗干扰滤波,并将中央处理器发出的IO输出信号给予输出,时钟倍频模块内置锁相环电路并输出时钟源至中央处理器,双口RAM模块的两套总线接口分别与FPGA控制模块和计算机总线通讯模块相连,通过共享在FPGA控制模块内建的双口RAM,计算机总线和FPGA控制模块可以方便地实现数据交互,现场总线通讯预处理模块与现场总线光纤通讯模块相连并与现场总线链路层芯片交互传输数据信息。
地址 200240 上海市闵行区东川路800号