一种数字系统及其上电复位电路

摘要

本发明适用于电复位电路设计技术领域，提供了一种数字系统及其上电复位电路。其中的电路包括：第一寄存器组；第一复位信号产生单元，用于在数字系统上电后，将第一寄存器组的值与一预定的随机数进行逻辑比较，当比较第一寄存器组的值与预定的随机数不同时，向数字系统中的待复位的数字电路发出复位信号，复位信号同时作为第一寄存器组的使能信号，当比较第一寄存器组的值与预定的随机数相同时，停止向数字系统中的待复位的数字电路发出复位信号；逻辑加单元，用于当数字系统上电、第一寄存器组接收到使能信号后，将第一寄存器组的值加上一预定值。复位信号产生单元发出的复位信号的脉宽至少在一个时钟周期以上，可靠性强，保证了数字系统的正常工作。

主权项

一种数字系统的上电复位电路，其特征在于，所述电路包括：第一寄存器组；第一复位信号产生单元，用于在所述数字系统上电后，将所述第一寄存器组的值与一预定的随机数进行逻辑比较，当比较所述第一寄存器组的值与所述预定的随机数不同时，向所述数字系统中的待复位的数字电路发出复位信号，所述复位信号同时作为所述第一寄存器组的使能信号，当比较所述第一寄存器组的值与所述预定的随机数相同时，停止向所述数字系统中的所述待复位的数字电路发出所述复位信号，所述第一复位信号产生单元包括：生成所述预定的随机数的第一预定随机数单元以及第一比较器，所述第一比较器的一个输入端连接所述第一预定随机数单元，所述第一比较器的另一个输入端连接所述第一寄存器组的同相输出引脚，所述第一比较器的输出端同时连接所述第一寄存器组的使能引脚和所述待复位的数字电路；逻辑加单元，用于当所述数字系统上电、所述第一寄存器组接收到所述使能信号后，将所述第一寄存器组的值加上一预定值。