微处理器、用以处理微处理器的储存宏指令的方法

摘要

本发明提供一种微处理器、用以处理微处理器的储存宏指令的方法，该微处理器包括一指令转译器、一重排序缓冲器及一指令分派器。指令转译器用以将一储存宏指令转译成一融合储存微指令。重排序缓冲器包括多个登录地址，且用以接收来自该指令转译器的该融合储存微指令至所述登录地址的其中之一。指令分派器用以根据接收的该融合储存微指令，分派一储存地址微指令及一储存数据微指令至该微处理器的多个执行单元以供执行，其中，该储存地址微指令及该储存数据微指令皆未占据该重排序缓冲器的任何登录地址。本发明不仅可使通用目的暂存器集的尺寸缩小、速度加快、功耗降低，还增加了微处理器的预看能力，同时执行单元的利用率也得以提高。

主权项

一种微处理器，其特征在于，具有包括一宏指令集的一宏结构及包括一微指令集的一微结构，该微处理器包括：一指令转译器，用以将一个储存宏指令转译成一个融合储存微指令，其中，该储存宏指令为该宏指令集的一宏指令，且该储存宏指令用以指示该微处理器将数据由该微处理器的一通用目的暂存器储存至一存储器；该融合储存微指令为该微指令集中的一微指令；一重排序缓冲器，包括多个登录地址，且该重排序缓冲器用以接收来自该指令转译器的该融合储存微指令至所述登录地址的其中之一；以及一指令分派器，用以根据接收的该融合储存微指令分派一储存地址微指令及一储存数据微指令至该微处理器的多个执行单元以供执行，其中，该储存地址微指令及该储存数据微指令皆未占据该重排序缓冲器的任何登录地址；其中，当该储存地址微指令及该储存数据微指令皆被执行后，该重排序缓冲器还将该融合储存微指令撤出。