发明名称 接触式电路板测试系统的自检工作方法
摘要 本发明涉及设于接触式电路板测试系统的自检工作方法,该系统包括:计算机接口,与计算机接口相连的第一、第二FPGA电路,与第一、第二FPGA电路的控制信号输出端相连的至少包含一个由两组对管电路组成的三极管开关阵列电路;所述的对管电路包括一个PNP型和NPN型三极管,该PNP型和NPN型三极管的集电极相连;本发明测试结点数多,并且FGPA电路具有很好的扩展性,能快速找出有效基准测试点,得到以该点为基础的结点网络,抗干扰能力强,不会因为漏电流或者漏电压影响结点网络的伏安关系。
申请公布号 CN102508150A 申请公布日期 2012.06.20
申请号 CN201110457852.X 申请日期 2011.12.30
申请人 常州工学院 发明人 徐煜明;韩雁;徐斐;庄燕滨
分类号 G01R31/28(2006.01)I 主分类号 G01R31/28(2006.01)I
代理机构 常州市江海阳光知识产权代理有限公司 32214 代理人 汤志和
主权项 一种接触式电路板测试系统的自检工作方法,其特征在于:所述接触式电路板测试系统包括:与计算机接口(M0)相连的第一、第二FPGA电路(M4、M5),与第一、第二FPGA电路(M4、M5)的控制信号输出端相连的至少包含一个由两组对管电路组成的三极管开关阵列电路;所述的对管电路包括一个PNP型和NPN型三极管,该PNP型和NPN型三极管的集电极相连;所述的三极管阵列电路中的各PNP型三极管的发射极相连形成第一公共点(GND1),该三极管阵列电路中的各NPN型三极管的发射极相连形成第二公共点(GND2);各对管电路中的PNP型和NPN型三极管的集电极相连端为测试结点(J);第一FPGA电路(M4)的各控制信号输出端与所述的三极管阵列电路中的各PNP型三极管的基极一一对应相连,第二FPGA电路(M5)的各控制信号输出端与所述的三极管阵列电路中的各NPN型三极管的基极一一对应相连;第一FPGA电路(M4)连接有第一主电源(VCC3、GND3)、用于控制所述第一FPGA电路(M4)的各控制信号输出端的输出电压的第一控制输出电源(VCC5、GND5);第二FPGA电路(M5)连接有第二主电源(VCC2、GND2)、用于控制所述第二FPGA电路(M5)的各控制信号输出端的输出电压的第二控制输出电源(VCC4、GND4);所述的第一FPGA电路(M4)的第一控制输出电源的正极(VCC5)与所述第一公共点(GND1)相连,所述的第二FPGA电路(M5)的第二控制输出电源的接地点(GND4)与所述第二公共点(GND2)相连;所述第一公共点(GND1)还与一受控电流源的输出端相连、第二公共点(GND2)与所述受控电流源的输入端相连;所述接触式电路板测试系统的自检工作方法,包括以下步骤:①由计算机控制第一、第二FPGA电路(M4、M5)使三极管开关阵列中三极管全部截止;把测得的检测电压UAB数据与存储在计算机内部的三极管全部截止标准数据进行比对,若UAB数据与所述标准数据不符,则判断为:至少有一个所述的对管电路中的NPN 型和PNP型三极管都损坏;②保持三极管开关阵列中NPN型三极管全部截止,由计算机控制第一FPGA电路(M4)使所述的三极管开关阵列中PNP型三极管依次完成导通、截止,同时把所述检测电压UAB与存储在计算机内部的相应的第一数据进行比对,若所述检测电压UAB与所述第一数据不符,即判断出当前所测的NPN型三极管损坏;③计算机控制第二FPGA电路(M5)使所述的三极管开关阵列中PNP型三极管全部截止,并控制第一FPGA电路(M4)使NPN型三极管依次完成导通、截止,同时把所述检测电压UAB与存储在计算机内部的相应的第二数据进行比对,若所述检测电压UAB与所述第二数据不符,即判断出当前所测的PNP型三极管损坏;④由计算机控制第一、第二FPGA电路(M4、M5)使三极管开关阵列中三极管全部截止后;再控制所述三极管开关阵列中的每组对管电路依次完成导通、截止,同时把所述的检测电压UAB与存储在计算机内部的相应的第三数据进行比对,若所述检测电压UAB与所述第三数据不符,即判断出当前所测的对管电路存在故障。
地址 213011 江苏省常州市天宁区通江南路299号