发明名称 半导体裸芯片的接合焊盘排布方法以及半导体裸芯片
摘要 一种半导体裸芯片的接合焊盘排布方法以及半导体裸芯片。其中半导体裸芯片,包含:基板;至少一个金属互连层,位于该基板之上,该至少一个金属互连层包含多个导电结构;以及接合焊盘结构,排布于该半导体裸芯片的外围区域,该接合焊盘结构之每一排包含:多个接合焊盘,包含第一接合焊盘,该第一接合焊盘电性连接于第一导电结构,以及第二接合焊盘,该第二接合焊盘电性连接于第二导电结构,其中,该第一导电结构以及该第二导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者。本发明提供半导体裸芯片的接合焊盘排布方法以及半导体裸芯片减小半导体裸芯片体积以及同时增加半导体裸芯片的电路系统的量,既灵活又方便。
申请公布号 CN101599439B 申请公布日期 2012.06.20
申请号 CN200910130983.X 申请日期 2009.04.21
申请人 联发科技股份有限公司 发明人 饶哲源
分类号 H01L21/48(2006.01)I;H01L21/60(2006.01)I;H01L21/58(2006.01)I;H01L23/48(2006.01)I;H01L23/482(2006.01)I;H01L23/52(2006.01)I 主分类号 H01L21/48(2006.01)I
代理机构 北京万慧达知识产权代理有限公司 11111 代理人 葛强;张一军
主权项 一种半导体裸芯片的接合焊盘排布方法,其特征在于包含:确定排布于半导体裸芯片的外围区域的接合焊盘结构,其中,该接合焊盘结构包含多个接合焊盘,以及该多个接合焊盘的每一者具有预设连接区域;控制该多个接合焊盘的每一者的排布方向,以选择性地配置该预设连接区域电性连接到多个导电结构中的一者,其中,该多个导电结构包含在该半导体裸芯片的至少一金属互连层中;以及保存排布于该半导体裸芯片的该外围区域的该多个接合焊盘的设定。
地址 中国台湾新竹科学工业园区新竹市笃行一路一号